Yi YiMagazine

W汪波

01

Yi过去60年来，每隔一段时间都会有人说摩尔定律失效了，但后面都被证伪了，你觉得摩尔定律现在发展到一个怎样的阶段了？

W摩尔定律目前还没有完全“死”掉，还在继续推进，但它的红利在逐渐消失，所以我们说进入到了所谓的后摩尔时代。摩尔定律意味着晶体管每前进一代，晶体管的成本下降，同时性能提升，但到了后摩尔时代，性能还在提升，但成本也在上升。

后摩尔时代有三条发展路径。第一条路径叫“更多摩尔”（More Moore），就是继续把晶体管做小，虽然可行不过挑战也越来越大，因为随着晶体管不断缩小，最终还会遇到问题。一是会遇到量子力学的极限，小到原子级别的时候，就没办法进一步缩小了。二是成本，因为要用到更先进的EUV光刻机。2010年28nm节点被认为是成熟工艺下单颗晶体管成本最低的制程。28nm再往下，单晶体管的成本是不断攀升的。现在行业发展到了3nm，制造成本一直在上升。

第二条路径是“扩展摩尔”（More Than Moore）。这条路径不再单纯依靠缩小晶体管尺寸来提高芯片的规模和性能，而是通过其他的方式，比如先进封装，或是把芯片堆叠起来。另外还有个思路是chiplet（芯粒），整体的逻辑是依靠多芯片集成，提升整个系统总的晶体管数量。

第三条路径是“超越摩尔”（Beyond Moore）。核心思路是采用硅以外的材料制造晶体管，比如碳纳米管或者是其他的氧化物、化合物，它们的优点是发热更低，速度更快。这条路径现在主要还在实验室阶段，要量产的话还会面临很多的挑战，比如良率、一致性的问题。所以，目前主流的产品还是集中在第一条和第二条路径上。

02

Yi华为的韬定律是什么思路呢，它好像换了一个视角去解决现有的问题？

W韬定律走了一条新的路，但和现有的路径并不是排斥的，我先讲一下它的背景。刚才提到后摩尔定律时代的第一条路径遇到越来越大的挑战，这是全世界产业人士共同面对的问题。但有一个挑战是华为以及中国这些实体清单上的企业独有的，就是没法采购最先进的光刻机，没法使用3nm、2nm这些最先进的制程。华为解决这个问题的动机是非常强烈的，因为要和其他的手机厂商比拼，它必须拿出先进的芯片来，所以就需要探索新的路径来解决高端芯片短缺的问题。

在我看来，韬定律不是一个短期的折中方案，目前看是华为独自面临的问题，但是长远看，比如说10年之后，晶体管的尺寸确实到达极限了，整个产业界都要寻找新的方向。所以，韬定律可以视为应对未来摩尔定律失效的一个提前探索。

首先，它的原理和摩尔定律不一样，摩尔定律是通过不断缩小晶体管尺寸来提高芯片的性能。一个晶体管变得更小后，需要的电压和电流也更小，所以开关一个晶体管所需要的能量也更少，可以更快地开关它，计算速度就会提升。尺寸缩小意味着时间缩短，这是摩尔定律的核心逻辑。

华为在没法继续缩小晶体管尺寸的前提下，还想提高整套芯片系统的运行效率，就必须换一个思路——直接缩短时间。数据中心的时间延迟可以分为三个层级：电路级、芯片级和机架级。机架级别的延迟时间最长，大概在毫秒级甚至更高，芯片这个级别是微秒级或者纳秒级，电路级别的延迟更短。华为认为，如果仅在电路级别做时间上的优化，并不能解决上层遇到的那些延迟，所以做了一个统一的优化，在不同层级上都缩短时间。它是一个整体的解决方案，可以归纳到“逻辑折叠”这个大的框架里——“逻辑折叠”是不同技术的集合概念，并不是某一个具体的技术。华为本身也是做通信设备起家的，对系统的理解非常深刻，除了芯片层面，对数据中心机架级别的方案也有非常丰富的经验。

03

Yi在这三个级别上，华为的方案都是怎么缩短时间的？

W首先在电路这一级别，晶体管的开关速度已经接近极限了，所以优化效果不大。但是可以优化晶体管和晶体管之间的时间延迟。举个例子，在5nm尺度下，一个晶体管开关大概需要3皮秒（注：1皮秒等于1万亿分之一秒），也就是计算耗时3皮秒，但是把数据传到周围的晶体管需要100皮秒。之前，这些晶体管是在一个平面上，延迟时间取决于两个晶体管之间的连线距离，但如果把一层的芯片分布在两层上，两个晶体管可以上下排列，而上下之间的距离更短，延迟时间就会大大缩短。

韬定律刚提出来时有一些争议，说这是业界已经有的技术，人们以为是芯片的堆叠，但其实华为的创新是在电路层级上。一颗芯片本来是一个平面，但华为一开始设计的时候就让这个芯片分布在三维空间。这种设计思路灵活度更高，它直接在3D空间里设计，可以自由地布局并找出最优的方案——把哪些晶体管放在上层、哪些晶体管放在下层，让关键路径最短。传统的芯片级别的堆叠，每一颗芯片都是单独设计的，然后再把它们拼在一起，其实他还是沿用平面设计的思路。

但是华为的方案也面临着很大的挑战。一是上下层之间互联的线会变得非常多。另外，目前还没有一个EDA软件（注：Electronic Design  Automation，电子设计自动化，EDA软件是设计芯片的全套工业软件）支持在三维空间内设计芯片。华为用的是内部的工具，还没有商用化，已经在向前推进了。

芯片级别的话，台积电、AMD等公司都有研究，所以当然华为也可以采用这样的技术。在机架级别上，华为的思路也是降低传输时延，针对性地提出了一个叫作“统一总线”（Unified Bus，UB）的方案。在传统计算系统里，处理器、内存或是其他芯片之间会采用多种互联协议（注：PCIe、NVLink等），华为定义了一套通用的标准，这样就减少了数据传输时协议转换的时间。

04

Yi你说过摩尔定律是一个信心定律，它引导了整个产业链跟着这个节奏去做，韬定律有这种潜力吗？

W韬定律同样需要产业链上其他环节的厂商一起配合。我觉得一个向好的趋势是，大家不再像以前那样一盘散沙各做各的，而是想办法凝聚力量做成一件事情。来自外部的压力，让我们变得更团结，变得更需要彼此。像刚才提到的EDA环节，除了一些公司——可能是华为的合作伙伴——也有一些大学在研究如何在三维空间里设计芯片。

另外，这种芯片制裁不会在短期内解除，一个大的趋势是各个国家都在建自己的产业链，中国也一样。不只是芯片设计，整个产业链都要健全，韬定律也符合这样的趋势。华为也希望大家能自愿加入进来，因为这关系到产业长远的发展。

05

Yi Transformer架构是在英伟达的GPU上训练出来的，但GPU不是专门为AI设计的。有些公司在做AI芯片，这类AI芯片的优势体现在哪里？

W我先解释一下英伟达的通用GPU为什么是通用的。它最早用在图形显示上，要计算每个像素点，所以天生适配矩阵运算，而神经网络也涉及很多矩阵运算，所以GPU可以用来训练AI。但是神经网络还有一些专门的结构，GPU并不是完全贴合它们设计（当然英伟达也针对性地做了GPU架构上的优化）。

更直接的方案就是做专用的AI芯片，这种叫作ASIC专用处理芯片，它是定制的，可以把大模型的结构映射到芯片上。传统的方案是数据送到GPU，GPU编程，然后再运算，效率比较低；专用的ASIC芯片直接映射了软件的结构，所以它的数据搬移量更少，数据的转换更少，速度更快。目前这种ASIC芯片主要用于推理，因为模型架构已经固定下来了。当然这要求相关的公司有足够强大的芯片设计能力，要提前预判两年后模型可能是什么样的结构（注：芯片研发、制造的周期大约为两年），模型在两年之内不能发生大的变化，不然ASIC芯片就报废了。

我在《芯片简史》里总结了芯片发展的两种动力，一种是技术本身，另外一种就是上层应用或者说需求的拉动。现在后者已经成了主要的驱动力。这一轮AI需求的拉动是非常迅猛的，对芯片的算力提出了新的要求。那么芯片就需要根据这个要求做出调整，如果需要更高的带宽，那就研发HBM这种高带宽芯片，如果需要降低延迟，那华为就提出韬定律。历史上有很多类似这样的例子，比如一开始没有手机芯片，都是电脑芯片，要用在手机上，就需要低功耗，1980年代就出现了Arm处理器。

06

Yi你提到AI需求的拉动非常迅猛，对算力提出新的要求，那算力的瓶颈在哪里？

W目前芯片的主流架构是冯·诺依曼架构，计算和存储由不同的芯片完成，这就带来一个问题：数据来回搬移所耗费的能量与时间，超过运算本身需要的时间和能耗。以最简单的一位数加法为例，第一步是把第一个数据从内存搬到处理器，第二步把第二个数据搬过来，第三步把这两个数据加起来，第四步把这个结果再存回去——四步里面只有一步是在做真正的计算，有75%的时间消耗在了数据搬移上。大模型出现后，参数量暴涨，模型训练、推理大量用到乘累加运算（Multiply-Accumulate，MAC），进一步放大了这个问题。

还有一个困难是先进制程带来的。随着晶体管尺寸越来越小，互联线也做得越来越细了。我们知道欧姆定律，互联线传输的延迟取决于它的电阻大小，而电阻又取决于它的横截面。我们可以想象一个水管，水管的管径越小，它单位时间流过的水就越少。所以互联线越来越细后，要传输一定的电力，花的时间就越长。先进制程当然可以让计算变得更快，但是会让传输变得更慢，二者越来越不平衡，计算越来越快，传输越来越慢。

其实人们在很多年前就在探索“存算一体”这样的方案了，但是这条路走得并不是很顺畅。存算一体的理念非常先进，但是目前还没法做到很大规模的计算。目前来看，存算一体还是应用在一些数据量比较小的地方，比如在端侧。介于冯·诺依曼架构和存算一体之间的是“近存计算”，前面讲的把HBM放在GPU旁边，就是这个思路：让内存和处理器靠近。

07

Yi然后关于CPU，这轮AI对CPU的需求逻辑也发生了变化？

W因为有了Agent，市场对CPU的需求有了很大的增长。尤其最近几个月，CPU的出货量明显增加，之前英特尔的CPU都卖不动。像英伟达这种本来做GPU的公司也在设计自己的CPU，当然，一方面是用在它的AIPC上去和GPU配合。

Agent的工作包含大量流程管控、任务编排等，CPU可以承接这类需求。CPU能根据需求做非常灵活的编程，像我们电脑上的CPU担任的就是一个“管家”的角色，比如说我要用浏览器，它就调度浏览器，我要用邮箱它就调度邮箱。GPU是没有这个功能的，它的工作逻辑是你把任务给我分配好，我就完成这些计算。对比来看，GPU拿90%的资源用来计算，CPU只有25%的资源在做计算，剩下的都是在做各种管理、调度等。

08

Yi你在《芯片简史》里提到，“在破坏性技术到来之前，良好的规划是走向失败的重要原因”，所以抓住变革性机遇的一般都是新玩家吗？

W大公司会看重自己的年报、股票市场上的表现，要对股东负责，所以管理层看的更多的是以年为单位的回报率，可能很难看到10年以后，有的职业经理人10年以后都不在这个公司了。不过现在一些公司也意识到了这个问题，像英特尔后来专门把《创新者的窘境》的作者克莱顿·克里斯坦森请到他们那里去分享。一开始，格鲁夫只给了克里斯坦森10分钟的时间，结果克里斯坦森讲了10分钟之后格鲁夫觉得还没听够，一直让他讲了两个小时。

现在一些大公司也意识到了这个问题，会采用一些方法避免创新被雪藏。比如成立一个单独的部门或者子公司，这个部门不受公司考评体系的影响，或者投资成立一家新公司，这个新公司和现有公司的考评机制完全不一样，不挣钱也没关系。所以现在业界也越来越重视这个问题，英伟达的黄仁勋也注意到了这个问题，他也在尽量避免。

09

Yi那你觉得现在半导体行业有破坏性的创新出现吗？

W最近20年基本都是沿着现有的技术在向前推进。芯片产业已经不是说仅靠一两个人这样的小团队就能提出一个技术，然后就改变整个行业。现在整个算力系统的规模变得越来越大，单颗芯片上的某一项技术可能很难改变整个系统，比如数据中心就是把成千上万颗芯片集成在一起。所以现在的创新变得越来越困难，而且创新需要的成本也更高了。

不过，华为提出的韬定律在某些特征上是符合破坏性创新这个定义。它成本更低，不使用最先进的光刻机也能做到性能相当，另外，也面临很多争议。摩尔定律刚提出来时，人们质疑良率、散热还有EDA软件，现在人们质疑韬定律的也是这几点。我觉得未来韬定律能不能脱颖而出重塑半导体产业，还是要看它能否一步步克服刚才提到的良率、散热等问题，以及能否把整个产业链充分调动起来。当然我们还是要看基于韬定律量产的芯片的实际效果，新一代的麒麟芯片2026年秋天会出来，未来几年华为还会发布更新的芯片产品，如果它们能够满足行业的预期，那就会调动更多的公司加入，而且就不只是中国了，会调动全球的产业链加入。

10

Yi除了这些，你最近还在关注什么？

W我最近在研究电的历史。电也是一门基础技术，写完芯片的历史后，我在想比芯片更基础的是什么，那就是电了。